DELIVERY TRANSACTION WITH DATA BUS IN COMPUTER SYSTEM

Publication number:

JP10301893

Publication date:

1998-11-13

Inventor:

HAUSAUER BRIAN S

Applicant:

COMPAQ COMPUTER CORP

Classification:

- international:

G06F13/40; G06F13/40; (IPC1-7): G06F13/36

- european:

G06F13/40D5S4

Application number:

JP19970370468 19971226

Priority number(s):

US19960777575 19961231

Report a data error he

Also published as:


EP0851361 (A⁻

US6138192 (A

EP0851361 (B⁻

Abstract of **JP10301893**

PROBLEM TO BE SOLVED: To strictly perform ordering only relating to another transaction and to mitigate a transaction order rule by completing the transaction between a first device and a second device regardless of whether entrance to a transaction bridge device is performed before or after the transaction between the first device and a third device. SOLUTION: A computer system is provided with a PCI-PCI bridge bus 50 (PPB or 'bridge') respectively connected to primary and secondary PCI buses 52 and 54 corresponding to the mitigated transaction ordering rule. Especially, the bridge bus 50 performs the operation of ordering only relating to the other transaction between the two devices regardless of generation order relation among the transaction generated between a CPU 58 and a PCI device 62 ('device B') and the transactions for the transaction between the CPU 58 and the PCI device 60 ('device A').



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-301893

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.6

體別記号

FΙ

G06F 13/36 310 G06F 13/36

310F

310C

審査請求 未請求 請求項の数25 OL 外国語出願 (全 40 頁)

(21)出願番号

特願平9-370468

(22)出顧日

平成9年(1997)12月26日

(31)優先権主張番号 777575

(32)優先日

1996年12月31日

(33)優先権主張国 米国(US)

(71)出顧人 591030868

コンパック・コンピューター・コーポレー

ション

COMPAQ COMPUTER COR

PORATION

アメリカ合衆国テキサス州77070, ヒュー

ストン, ステイト・ハイウェイ 249,

20555

(72)発明者 プライアン・エス・ハウザー

アメリカ合衆国テキサス州77379, スプリ

ング, ティンパーワーク 16914

(74)代理人 弁理士 社本 一夫 (外5名)


最終質に続く

(54) 【発明の名称】 コンピュータシステムにおけるデータバス間の送達トランザクション

(57)【要約】 (修正有)

【課題】2つのデバイス間のトランザクションが同じ2 つのデバイス間の他のトランザクションに関してのみ厳 格に順序付けされるようにするためにトランザクション 順序規則を緩和する。

【解決手段】ブリッジデバイス50を介して処理し得る 各対のデバイス60、62に対して、この対のデバイス 間のトランザクションを完了するのを助ける専用記憶領 域64.66を含んでいるコンピュータシステムにおけ る2つのデータバス上のデバイス間のデータトランザク ションの送達のためのブリッジデバイス。ブリッジデバ イスは、また、ある専用記憶領域におけるトランザクシ ョンが、別の専用記憶領域における前に発行されたトラ ンザクションの完了に拘わりなく完了出来るようにする コントローラを含む。



【特許請求の範囲】

【請求項1】 コンピュータシステムにおいて、第一デ ータバス上の第一デバイス、第二データバス上の第二及 び第三デバイス、及び上記第一及び第二データバス間に 介在しているブリッジデバイスであって、上記第一及び 第三デバイス間のトランザクションの前或いは後で上記 第一デバイスと上記第二デバイス間のトランザクション が上記ブリッジデバイスにエンタしたか否かに拘わらず 上記トランザクションを完了するように構成されている システム。

【請求項2】 上記ブリッジデバイスが上記第一及び上 記第二デバイス間のトランザクションの発生順順序を保 存することを特徴とする請求項1のコンピュータシステ

【請求項3】 上記ブリッジデバイスが上記第一デバイ スと上記第二デバイス間の遅延されたトランザクション を、それが上記第一及び第二デバイス間の別のトランザ クションの完了を妨げている時に、完了を加速すること を試みることを特徴とする請求項1のコンピュータシス 20 テム。

【請求項4】 上記の別のトランザクションがCPUか らのダウンストリーム読出しトランザクションを含むこ とを特徴とする請求項3のコンピュータシステム。

【請求項5】 上記第二データバス上のデバイスのどれ が上記第一デバイスによって開始されたトランザクショ ンの目標となるかを決定することを助けるゴーストベー スアドレスレジスタを更に含むことを特徴とする請求項 1のコンピュータシステム。

【請求項6】 上記第二又は第三デバイスのどちらかへ 30 の上記第二データバスの制御を許可する許可信号を更に 含むことを特徴とする請求項1のコンピュータシステ 4.

【請求項7】 上記ブリッジデバイスが、上記第二又は 第三デバイスが上記第二データバス上のトランザクショ ンを開始したか否かを上記許可信号を用いて決定するよ うに構成されていることを特徴とする請求項6のコンピ ュータシステム。

【請求項8】 上記データバスの1つがPCIバスを含 むことを特徴とする請求項1のコンピュータシステム。 【請求項9】 上記データバスの各々がPCIバスを含 むことを特徴とする請求項1のコンピュータシステム。 【請求項10】 第一データバス上のデバイスと第二デ ータバス上の他の2つのデバイスの各々との間での上記 データバスを扱うブリッジデバイスを介しての2つのト ランザクションの送達を制御するのに用いられる方法に おいて、上記ブリッジデバイスに上記トランザクション を記憶する段階、及び上記トランザクションが上記ブリ ッジデバイスに記憶された発生順順序に拘わらず上記ト ランザクションの一方を送達する段階を含むことを特徴(50),ファを含むことを特徴とする請求項17のコンピュー

とする方法。

【請求項11】 その後、他方のトランザクションを送 達する段階を更に含むことを特徴とする請求項10の方

【請求項12】 上記第一データバス上のデバイスと上 記他方のデバイスの一方との間で送達されるトランザク ションの発生順順序を保存する段階を更に含むことを特 徴とする請求項10の方法。

【請求項13】 上記第一データバス上のデバイスと上 ブリッジデバイスを含むことを特徴とするコンピュータ 10 記他方デバイスの一方との間の遅延されたトランザクシ ョンの送達を、該遅延されたトランクザンクションが別 のトランザクションを上記デバイス間で送達されないよ うに妨げている時に、加速することを試みる段階を更に 含むことを特徴とする請求項10の方法。

> 【請求項14】 上記他方のトランザクションがCPU からのダウンストリーム読出しトランザクションを含む ことを特徴とする請求項13の方法。

> 【請求項15】 上記バスの一つがPCIバスを含むこ とを特徴とする請求項10の方法。

【請求項16】 上記バスの各々がPCIバスを含むこ とを特徴とする請求項10の方法。

【請求項17】 コンピュータシステムにおいて、一次 PCIバス上のCPUと、二次PCIバス上の2つのP CIデバイスと、上記一次及び二次バス間に介在してい るPCI-PCIブリッジデバイスと、一方が上記CP Uと上記PCIデバイスの各々との間で送達される2つ のトランザクションを記憶する記憶領域と、上記トラン ザクションが上記記憶領域に記憶された発生順順序に拘 わらず上記トランザクションの一方を送達のために選択 する調停回路と、を含むPCI-PCIブリッジデバイ スを含むことを特徴とするコンピュータシステム。

【請求項18】 上記調停回路が、上記一方のトランザ クションを選択した後に他方のトランザクションを選択 するように構成されていることを特徴とする請求項17 のコンピュータシステム。

【請求項19】 上記記憶領域が、一方が上記CPUと 上記PCIデバイスの1つとの間で生じたトランザクシ ョンを記憶し、他方が上記CPUと他方のPCIデバイ ス間で生じたトランザクションを記憶する2つの待ち行 列ブロックを含むことを特徴とする請求項17のコンピ 40 ュータシステム。

【請求項20】 上記記憶領域が、上記CPUから上記 PCIデバイスの第一のものに流れるデータを記憶する 1つのバッファ並びに上記第一PCIデバイスから上記 CPUに流れるデータを記憶する別のバッファを有する 第一組のバッファ、及び上記CPUから上記PCIデバ イスの第二のものに流れるデータを記憶する1つのバッ ファ並びに上記第二PCIデバイスから上記CPUに流 れるデータを記憶する別のバッファを有する第二組のバ タシステム。

【請求項21】 コンピュータシステムにおける2つの データバス上のデバイス間でデータトランザクションを 送達するためのブリッジデバイスにおいて、上記ブリッ ジデバイスを介して処理し得る各対のデバイスに対し て、上記対のデバイス間のトランザクションを完了する のを助ける専用記憶領域、及び1つの専用記憶領域にお けるトランザクションを別の専用記憶領域における前に 発行されたトランザクションの完了に拘わらず完了せし める制御装置を含むことを特徴とするブリッジデバイ ス。

【請求項22】 各々の専用記憶領域が上記ブリッジデ バイスを介して特定の方向に流れるデータに割り当てら れた部分を含むことを特徴とする請求項21のブリッジ

【請求項23】 各々の専用記憶領域が上記ブリッジデ バイスを介して上記と反対の方向に流れるデータに割り 当てられた別の部分を含むことを特徴とする請求項22 のブリッジデバイス。

【請求項24】 上記専用記憶領域が上記ブリッジを交 20 差し得る各々の種類のトランザクションのための専用バ ッファを含むことを特徴とする請求項21のブリッジデ バイス。

【請求項25】 上記トランザクションのタイプが、ポ ストされた書込み、遅延された要求、及び遅延された完 了を含むことを特徴とする請求項24のブリッジデバイ

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータシステム 30 におけるデータバス間の送達トランザクションに関する ものである。

[0002]

【従来の技術】コンピュータシステムはコンピュータシ ステムの諸成分どうしが通信出来るようにする1つ又は それ以上のデータバスを含んでいることが多い。例え は、1つの共通型のデータバスは、コンピュータシステ ムのCPU/主メモりと周辺成分間で特別な通信プロト コルを行う周辺成分インターフェース (PCI) バスで あり、該PCIには小コンピュータシステムインターフ 40 ス19よりもホストバス14に階層的に近接しているか ェース (SCSI) デバイスやネットワークインターフ ェースカード(NICs)が含まれる。システムメモり 及びこの周辺成分(例えば、PCIデバイス)が別々の バス上に常駐している時は、これら2つのバス間のデー タトランザクションの流れを管理するのにブリッジが必 要となる。通常、システムメモリとPCIデバイスは各 々、PCI-PCIブリッジによって結合されているP CIバス上に、少なくとも間接的に常駐している。PC [バスアーキテクチャは、参照として含まれている、オ レゴン州ポートランド在のPCIスペシャルインタリス 50 (single slot)に差し込まれてつながる。

トグループによる1995年6月発行のPCI局所的バ ス仕様(改定版2.1) ("PCI仕様2.1) によって 定義されている。PCI-PCIブリッジアーキテクチ ャは、これも参照として含まれている、PCIスペシャ ルインタリストグループによる1994年4月発行のP CI-PC]ブリッジアーキテクチャ仕様(改定版1. 0 ("PCIブリッジ仕様1.0) によって定義されて いる。

【0003】PCI仕様2.1及びPCIブリッジ仕様 10 1.0 規格の下では、PCIブリッジは2つの型のトラ ンザクションを支持している。即ち、目標バス(tar getbus)上で完了する前に開始バス(initi ating bus)上で完了するポストされたトラン ザクション(全てのメモり書込みサイクルを含む)、及 び開始バス上で完了する前に目標バス上で完了する遅延 トランザクション(メモリ読出し要求及び I / O 及び構 成読出し/書込み要求を含む)である。PCI仕様2. 1によると、PCI-PCIブリッジは諸トランザクシ ョンが目標バス上で実行される順番を決定する時にポス トされた書込みトランザクションを強く優先しなければ ならない。PCI仕様2.1は、ロック・アップ状態 (10ck-up)を防ぐために、コンピュータシステ ムはポストされた書込みサイクルに前に初期化された遅 延要求サイクルを迂回させなければならないし、かつ遅 延要求サイクルが前に初期化されたポストされた書込み サイクルを迂回しないように防がなければならないよう に要求している。この要求は、ポストされた書込みトラ ンザクションと遅延された要求トランザクションが2つ の異なった対のデバイスの間で生じても保持される。

【0004】図1について説明する。通常のコンピュー タシステムは、ホストバス14に接続されている中央処 理装置(CPU)10及び主メモリデバイス12(メモ リ制御装置を含む)を含んでいる。ホストバス14はホ ストーPCIブリッジデバイス18を通してPCIバス 16と通信している。PCIバス16はPCI-PCI ブリッジ20を通して別のPCIバス19と交互に通信 している。PCIバス16は"一次"PCIバスとして 知られており、PCIバス19は"二次"PCIバスと して知られているが、これはPCIバス16がPCIバ らである。

【0005】ビデオカード22、NIC24、及びPC [オプションカード26を含む幾つかの周辺デバイスは 二次PCIバス19に接続されている。各デバイスは二 次PCIバス19上の"スロット" に差し込まれてつな がる。PCIオプションカード26は、PCI-PCI ブリッジデバイス28及びそれ自身のPCIバス30を 含んでおり、このPCIバス30によって付加的なPC 【デバイスが二次PC【バス19上のシングルスロット

1つ又はそれ以上のPCIデバイス、例えばSCSIデ バイス32がPCIオプションカード26上に常駐し得 る。PCIオプションカード26は、2つ以上のPCI デバイスがその局所的PCIバス30に接続されている 時、"多条(multi-threaded)" デバイ ス(即ち、多数の遅延されたトランザクションを同時に 維持することが出来るデバイス)として作動する。

【0006】CPUによって開始されたトランザクショ ン及び二次PCIバス19上のデバイスを目標とするこ とは"ダウンストリーム"トランザクションとして知ら 10 れており、二次バス19上のデバイスによって開始され たトランザクション及び主メモリ12を目標とすること は""アップストリーム"トランザクションとして知ら れている。二次バス19上のデバイスによって開始され るトランザクション及び二次バス19上の別のデバイス を目標とすることは"対等"トランザクションとして知 られている。対等トランザクションは本明細書では扱わ ない。

[0007]

【発明が解決しようとする課題】PCI仕様2.1によ ると、一次又は二次PCIバス上で開始された且つPC I-PCIブリッジデバイス20においてポストされた 如何なる書込みトランザクションも、次に発行されたト ランザクションのどれかが目標バス上で完了され得る前 に目標バス上で完了されなければならない。加うるに、 遅延された読出しトランザクションがバス上で開始され る前に開始バス上で完了する任意のトランザクション も、その遅延された読出しトランザクションが目標バス 上で完了される前に目標バス上で完了されなければなら 始バス上で完了した後で開始バス上で完了される任意の トランザクションも、目標バス上の遅延された読出しト ランザクションの後に完了されなければならない。それ 故、SCSIデバイス22によってPCI-PCIブリ ッジ20においてポストされたメモリ書込みトランザク ションは、NIC24からの後に発行される遅延された 読出し要求が完了される前に一次PCIバス16上で完 了されなければならないし、ポストされたメモリ書込み トランザクションは、NIC24からの任意の前に発行 された遅延された読出しトランザクションに関連した事 40 前取出しデータを無効にしなければならない(即ち、メ モリ書込みトランザクションがポストされた時、事前取 出しデータはPCI-PCIブリッジ20から流れなけ ればならない)。

[0008]

【課題を解決するための手段】第一の特徴によると、本 発明は、第一データバス上の第一デバイス、第二データ バス上の第二及び第三デバイス、第一及び第二データバ ス間に介在されたブリッジデバイスであって第一デバイ スと第三デバイスとの間のトランザクションの前或いは 50 「ブリッジデバイスを有するコンピュータシステムを特

後にトランザクションがブリッジデバイスにエンターし たかに拘わらず第一デバイスと第二デバイスとの間のト ランザクションを完了するように構成されているブリッ ジデバイスを有するコンピュータシステムを特徴として

【0009】本発明の実施態様は以下の特徴の1つ又は それ以上を含んでいる。ブリッジデバイスは、第一デバ イスと第二デバイスとの間のトランザクションの発生順 順序を保存し得る。ブリッジデバイスは、遅延されたト ランザクションが第一及び第二デバイスとの間の別のト ランザクション(例えば、CPUからのダウンストリー ム読出しトランザクション) の完了を防いでいる時に第 一及び第二デバイス間の遅延されたトランザクションの 完了を加速するように試み得る。コンピュータシステム は、第二データバス上のどのデバイスが第一デバイスに よって開始されたトランザクションの目標であるかを決 定することを助けるゴーストベースアドレスレジスタ (ghost base address regist er)を含み得る。

【0010】コンピュータシステムはまた、第二或いは 20 第三デバイスのどちらかへの第二データバスの制御を許 可する許可信号を含み得る。そして、ブリッジデバイス は第二或いは第三デバイスが第二データバス上のトラン ザクションを開始したかを決定するのにこの許可信号を 使用するように構成されている。これらのデータバスの 一方または両方はPCIバスであり得る。

【0011】別の特徴によると、本発明は、データバス を取り扱うブリッジデバイスを通る第一データバス上の デバイスと第二データバス上の2つの他のデバイスの各 ない。同様に、遅延された読出しトランザクションが開 30 々間の2つのトランザクションの送達を制御するのに用 いられる方法を特徴とする。これらのトランザクション は先ず、ブリッジデバイスに記憶され、次に、これらの トランザクションの一方が、これらのトランザクション がブリッジデバイスに記憶された発生順順序に拘わらず 送達される。次に他方のトランザクションが送達され得

> 【0012】本発明の実施態様は以下の特徴の1つ又は それ以上を含み得る。第一データバス上のデバイスと他 方のデバイスの1つとの間で送達されるトランザクショ ンの発生順順序は保存され得る。第一データバス上のデ バイスと他方のデバイスの1つとの間の遅延されたトラ ンザクションの送達は、遅延されたトランザクションが 別のトランザクション(即ち、CPUからのダウンスト リーム読出しトランザクション)がこれらのデバイス間 で送達されないように防いでいる時に加速され得る。と れらのバスの一方又は両方はPCIバスであり得る。

【0013】別の特徴によると、本発明は、一次PCI バス上のCPU、第二PCIバス上の2つのPCIデバ イス、及び一次及び二次バス間に介在するPCI-PC

徴とする。このブリッジデバイスは、一方がCPUとP CIデバイスの各々間で送達される2つのトランザクシ ョンを記憶する記憶領域、並びにこれらのトランザクシ ョンが記憶領域に記憶された発生順順序に拘わらずこれ らのトランザクションの1つを送達用に選択する仲介回 路を含んでいる。

【0014】本発明の実施態様は以下の特徴の1つ又は それ以上を含み得る。仲介回路は1つのトランザクショ ンを選択した後に他方のトランザクションを選択するよ うに構成され得る。記憶領域は、その一方がCPUとP 10 CIデバイスの1つとの間に生じるトランザクションを 記憶し、他方がCPUと他方のPCIデバイスとの間に 生じるトランザクションを記憶する2つの待ち行列を含 み得る。記憶領域は、CPUからPCIデバイスの第一 の1つに流れるデータを記憶する1つのバッファ並びに 第一PCIデバイスからCPUに流れるデータを記憶す る別のバッファを有する第一組のバッファを含み得る。 記憶領域はまた、CPUからPCIデバイスの第二の1 つに流れるデータを記憶する1つのバッファ並びに第二 のバッファを有する第二組のバッファを含み得る。

【0015】別の特徴によると、本発明は、コンピュー タシステムにおける2つのデータバス上のデバイス間で データトランザクションを送達するためのブリッジデバ イスを特徴とする。

【0016】ブリッジデバイスを介して処理し得る各々 の対のデバイスに関して、ブリッジデバイスは、この対 のデバイス間のトランザクションを完了することを助け る専用の記憶領域を含んでいる。ブリッジデバイスは 又、1つの専用記憶領域が前に発行されたトランザクシ 30 ョンの別の専用記憶領域における完了に拘わらず完了せ しめる制御装置を含んでいる。

【0017】本発明の実施態様は以下の特徴の1つ又は それ以上を含み得る。各専用記憶領域は、ブリッジデバ イスを介した特定の方向に流れるデータに割り当てられ た部分を含み得る。そして、各専用記憶領域は又、ブリ ッジデバイスを介した反対方向に流れるデータに割り当 てられた部分を含み得る。この専用記憶領域はブリッジ を交差し得る各種のトランザクションに対する専用バッ ストされた書込み、遅延された要求、及び遅延された完 了を含み得る。

【0018】本発明の実施態様の利点には以下のものが 含まれる。2つのデバイス間のトランザクションが同じ 2つのデバイス間の他のトランザクションに関してのみ 厳格に順序付けされるようにするためにトランザクショ ン順序規則を緩和し得る。例えば、遅延されたトランザ クションアーキテクチャにおいて、CPUと第一PCI デバイスとの間の遅延された読出しトランザクションを CPUと別のPCIデバイスとの間の前に発行されたポ 50 【0022】各待ち行列ブロック64は、(二次PCI

ストされた書込みトランザクションの前に完了され得 る。加うるに、CPUと第一PCIデバイスとの間の前 に発行された遅延された読出しトランザクションに関連

した事前取出しデータは、CPUと他方のPCIデバイ スがポストされた時には無効にする必要がない。それ 故、PCIブリッジに依存するコンピュータシステムは より効率的に作動し得る。何となれば、遅延されたトラ ンザクション中に送達されるデータは頻繁に破棄されな

いからである。

[0019]

【実施例】図2について説明する。 コンピュータシステ ム50は、緩和されたトランザクション順序付け規則に 従う一次及び二次PCIバス52及び54にそれぞれ接 続しているPCI-PCIブリッジデバイス50(PP B又は"ブリッジ")を含む。特に、ブリッジ50は、 CPU58とPCIデバイス60("デバイスA")と の間のトランザクションが、これらのトランザクション とCPU58とPC1デバイス62("デバイスB") との間で生じるトランザクションとの間の発生順関係に PCIデバイスからCPUに流れるデータを記憶する別 20 拘わらず、これら2つのデバイス間の他方のトランザク ションに関してのみ順序付けされるように作動する。 【0020】ブリッジ50は、2つの同等の組のバッフ

ァ64及び66、即ち、ブリッジ50を介して処理し得 る各PCIデバイス"対"に対して"待ち行列ブロッ ク"を維持することによって緩和されたトランザクショ ン順序付けを達成する。例えば、待ち行列ブロック64 は一時的にCPU58とデバイスA60との間に生じる トランザクションを記憶し、待ち行列ブロック66はC PU58とデバイスB62間に生じるトランザクション を一時的に記憶する。ブリッジ50は二次PCIバス5 4上の各々の他のPCIデバイスに対する付加的な待ち 行列ブロックを含む。ブリッジデバイス50は、CPU 58及びメモリ59を一次PCIバス52上の唯1つの デバイスとして処理する。待ち行列ブロック64及び6 6におけるバッファは、二次PCIスロットに永久的に 割り当てられる必要がないが、その代わり、動的に、例 えば、システム開始に割り当てられ得る。

【0021】各待ち行列ブロック64及び66は、一次 PC I バス52と二次PC I バス54上のデバイス60 ファを含み得る。これらのトランザクション種類は、ポ 40 及び62間に流れるトランザクションを管理する。待ち 行列ブロック64及び66は同様であり、待ち行列ブロ ック64のみを以下に説明する。待ち行列ブロック66 (及びブリッジデバイス52に存在し得る他の何らかの 待ち行列ブロック)も同様に機能する。各待ち行列ブロ ックは、John Marclaren とAlan Goodrumtとにより、1996年6月5日に出願 されれ、本願発明の参照とされる、米国特許第08/6 55、254号に開示され記載されている待ち行列に類 似している。

バス54上の対応するPCIデバイス60からCPU5 8に)アップストリームに流れる情報を記憶する3つの アップストリーム待ち行列(upstream queue)70、7 2、及び74、並びに、(CPU58から対応するPC [デバイス60に) ダウンストリームに流れる情報を記 憶する3つのダウンストリーム待ち行列(downstream gu eue) 76、78、及び80を含んでいる。 待ち行列ブ ロック64は又、以下に述べるように、アップストリー ム又はダウンストリーム待ち行列のどちらからか出る情 報の流れを支配する2つのサイクルアービタ82及び8 10 4並びに2つの待ち行列ブロックーPCI(QPIF) インターフェース86及び89を含んでいる。

【0023】第一ダウンストリーム待ち行列、即ちポス トされたメモリ書込み待ち行列76は、二次バス54上 の各サイクルを実施するのに必要な全ての情報と共に一 次バス52上のCPU58によって発行されるポストさ れたメモリ書込みサイクルを記憶する。PMWQ76 は、各々が8本までのキャッシュライン(256バイ ト) のデータを含む1つのポストされたメモリ書込みト ファを有する。ダウンストリームPMWQ70は二次バ ス54上のPCIデバイス60によって発行されたポス トされたメモリ書込みサイクルを記憶し、ダウンストリ ームPMWQ76と同様に機能する。これらのPMWQ 70及び76は、1996年6月に出願された米国特許 出願第08/655、254号により詳細に記載されて

[0024] 第二ダウンストリーム待ち行列、即ち、遅 延された要求待ち行列(DRQ)78は、二次バス54 上の各トランザクションを実施するのに必要な全ての情 30 報と共に、一次バス52上のCPU58によって発行さ れた遅延された要求トランザクション〔即ち、メモリ読 出し(MR)、メモリ読出しライン(MRL)、及びメ モリ読出し多重 (MRM) 要求等の遅延された読出し要 求(DRR)、並びに入力/出力(I/O)読出し/書 込み及び構成(config)読出し/書込み〕を記憶 する。 DRQ78は、それぞれが遅延された書込みに対 するデータの1つの二重ワード、即ち"dword"を 保持することが出来る3つのトランザクションバッファ を有している。同様にして、アップストリームDRQ7 40 2は、二次バス64上のPCIデバイス60によって発 行された遅延された要求トランザクションを記憶し、ダ ウンストリームと同様に機能する。DRQ72及び78 は、1996年6月5日に出願された米国特許出願第0 8/655、254号により詳細に記載されている。

【0025】第三ダウンストリーム待ち行列、即ち、遅 延された完了待ち行列(DCQ)80は、PCIデバイ ス60によって発生された遅延された要求トランザクシ ョンに応答してCPU58によって与えられた遅延され た完了情報を記憶する。遅延された読出し要求に対して 50 つ、それが(例えば、開始デバイスがバッファから全て

は、対応する完了情報は、開始デバイスによって要求さ れた読出しデータ及び読出し状態〔 即ち、パリティエ ラー或いは目標アボート(target abort) のどちらかが 生じたかの指示 〕を含んでいる。遅延された書込みト ランザクションに対して帰還した遅延された完了情報 は、遅延された書込みに対してデータが何も帰還されな いこと以外、遅延された読出し要求に対して帰還したそ れと同じである。

【0026】DCQ80は、それぞれが唯一つの遅延さ れた要求に対して8本までのキャッシュラインの完了ラ インを保持することが出来る8個の完了バッファを有す る。完了情報に加えて、各完了バッファは又、その情報 を発生した遅延された要求の複写を記憶する。この遅延 された要求の複写は、発行PCIデバイスによる後続の 要求が記憶された要求の再試行となる時を決定するのに 用いられる。後続の要求が記憶された要求に一致し、完 了バッファが要求されたデータを含む場合、DCQ80 は完了データを要求デバイスに与える。

【0027】同様にして、アップストリームDCQ74 ランザクションを保持する4つのトランザクションバッ 20 は、CPU58からの遅延された要求に応答してPCI デバイス60によって与えられる遅延された完了情報を 記憶する。I/O及びconfig読出し/書込みがダ ウンストリームバス上にのみ生じるため、アップストリ ームDCQ74のみが、これらのトランザクションの1 つに対応する遅延された完了情報を含み得る。

> 【0028】DCQ74又は80の一方が、そのバッフ ァの1つが要求デバイスに対して意図されているが、現 在のトランザクションにおいて要求されるデータとは異 なるデータを含むことを決定する場合、バッファがフラ ッシュされて要求マスタが古いデータ(stale dat a) を受けないように防ぐことが出来る。バッファは、 それが事前取出しデータ(即ち、要求デバイスがデータ の幾つかを取り出した後にバッファに残されたデータ、 或いはデバイスによって特別に要求されなかったデー タ) を含んでいる時にはフラッシュ (flush)され るが、それが完了データ(即ち、それを取り出すために 未だ帰還してないデバイスによって特別に要求されたデ ータ)を含んでいる時にはフラッシュされない。バッフ ァが完了データを含み且つ要求デバイスがバッファを "ヒット (hit)" しないことの要求を発行している 場合、DCQ144はこのデバイスを"多条"デバイス (即ち、一度に2つ以上のトランザクションを維持する) ことが出来るデバイス)として標識を与え、この新しい 要求に別の完了バッファを割り当てる。

【0029】DCQ74及び80における各バッファは データが通過すると幾つかの状態を通して進行する。バ ッファは、それがデータを何も含んでいない時は"空" 状態にあり、それが開始デバイスによって特別に要求さ れたデータを含んでいる時は"完了"状態にあり、且

の要求されたデータを取り出し且つその"フレーム"信 号を主張し続けて、それがデータをもっと希望している ことを指示した後) ブリッジデバイス52によって特別 に要求されなかったが事前取出しされたデータを含んで いる時は"事前取出し"状態にある。とのDCQ74及 び80は、1996年6月5日に出願された米国特許出 願第08/655、254号により詳細に記載されてい

11

【0030】待ち行列ブロック64における各マスタサ イクルアービタ (MCA) 82及び84は、ダウンスト 10 リーム待ち行列或いはアップストリーム待ち行列のどち らかにおけるポストされたメモリ書込み、遅延された要 求、及び遅延された完了トランザクション間の順序付け 制約を維持する。緩和された順序付け制約は、厳格な順 序付けが同じ対のデバイスを伴うトランザクション間の みで維持される(即ち、CPU58とPCIデバイス6 0間のトランザクションがこれら2つのデバイス間の他 方のトランザクションについてのみ順序付けされる)と とを除いて、PCIブリッジアーキテクチャ仕様の2. 1版に記載されているものと同様である。これらの順序 20 付け制約は、バスサイクルが強い書込み順序付けを維持 すること及びデッドロックが生じないことを要求する。 それ故、各MCA82又は84は、対応するPMWQ7 0又は76におけるポストされたメモリ書込みトランザ クション並びに対応するDRQ72又は78における遅 延された要求トランザクションが対応するPCIバス5 2又は54上の実行される順序を決定する。各MCA8 2又は84は又、対応するDCQ74又は80に記憶さ れた遅延された完了情報の使用可能度を制御する。これ ムMCA84は各ポストされたメモリ書込みサイクルに 前に発行された遅延された要求サイクルを迂回する機会 を与え、一方、ダウンストリーム及びアップストリーム MCA84及び82は両方ともそれぞれ、遅延された要 求及び遅延された完了サイクルに前に発行されたポスト されたメモリ書込みサイクルを迂回させない。

【0031】図3についても説明する。各MCA82又 は84は、2つのトランザクション待ち行列、即ち、ト ランザクション実行待ち行列(TRQ)(即ち、トラン ザクション実施待ち行列)200及びトランザクション 40 命令待ち行列(TOQ)202を用いて、対応するPM WQ、DRQ、及びDCQにおいて待ち行列されるサイ クルを管理する。MCA制御ブロック204はPMW Q、DRQ、及びDCQからトランザクションを受け、 実行命令を出力する。これらのトランザクションは、そ れぞれ、TRQ制御ブロック206及びTOQ制御ブロ ック208によってTRQ200及びと202に出入り する。

【0032】TRQ200は、MCAがトランザクショ ン実施命令を決定する時の待ち行列である。TRQ20 50 6、及び208を含むMCA82及び84は、1996

0におけるトランザクションは、トランザクション順序 付け規則を犯すことなく任意の順序でも実施され得る が、一旦、ポストされたメモリ書込みサイクルがTRQ 200に置かれると、ポストされたメモリ書込みが取り 除かれるまで、他のサイクルは何もTRQ200に置か れ得ない。TRQ200におけるトランザクションは循 環順序で試行され、全体的に、それらが受けられる順序 で完了される。しかしながら、TRQ200におけるト ランザクションがPCIバス上で再試される場合、MC A82又は84はPCIバス上で試行されるTRQ20 0 における次のトランザクションを選択し得る。遅延さ れた完了トランザクションは、これらがマスタサイクル でなくスレーブサイクルであるためにTRQ200に決 して置かれることがない。更に、遅延された完了情報 が、PMWQにおいてポストされたメモリ書込みサイク ルが保留中である場合にそれがDCQにエンタするとす ぐに要求デバイスに対して得られるようになるため、遅 延された完了トランザクションは、ポストされたメモリ 書込みサイクルがTRQ200において保留中の時にの みTOQ202に置かれる。

【0033】TRQ200は一度に4つまでのトランザ クションを保持する循環待ち行列である。MCAは常に 少なくとも1つのポストされたメモリ書込みトランザク ションを実行させて所要順序付け制約を保存することが 出来なければならないため、TRQ200は一度に3つ 以上の遅延された要求トランザクションを保持すること が決して出来ない。更に、TRQは一度に1つだけのボ ストされた書込みトランザクションを保持出来ないが、 これは、ポストされた書込みは、他のポストされた書込 らの規則との追従を確実にするために、ダウンストリー 30 みを含む何らかの後に開始されたトランザクションにバ スされることがないからである。

> 【0034】TOQ202は、ポストされたメモリ書込 みトランザクションがTRQ200に置かれた後にブリ ッジによって受けられたトランザクシェンの履歴的順序 を保持する先入れ先だし (FIFO) 待ち行列である。 全てのトランザクションが実行するには前に発行された ボストされたメモリ書込みを待機しなければならないた め、ポストされたメモリ書込み、遅延された要求、及び 遅延された完了トランザクションを含む全てのトランザ クションは、ポストされたメモリ書込みがTRQ200 において待ち行列される時にTOQ202に置かれる。 TOQ202におけるトランザクションは、ポストされ たメモリ書込みトランザクションがTRQ200から取 り除かれるまでTOQ202に保持されなければならな い。TOQ202は3個までのポストされたメモリ書込 みトランザクション(4個目はTRQ200に記憶され る)、3個の遅延された要求トランザクション、及び遅 延された完了トランザクションを保持し得る。 TRQ2 00、TOQ202、並びに制御ブロック204、20

年6月5日出願の米国特許出願第08/655、254 号により詳細に記載されている。

13

【0035】アップストリーム待ち行列-PCIインタ ーフェース (QPIF) 86は、アップストリーム待ち 行列70、72、及び74から一次PCIバス52に且 つ一次PCIバス52からダウンストリームDCQ80 に流れるトランザクションを管理する。QPIF86 は、"マスタ"モードに入って、一次バス52上のPM WQ70及びDRQ72からポストされたメモリ書込み IF86は"スレーブ"モードに入り、アップストリー ムDCQ74からのデータをCPU58に与え、一次P CIバス52からのトランザクションをダウンストリー ムDCQ80に送る。

【0036】QPIF86がバス52からポストされた 書込みトランザクションを受けると、一群のトランザク ション計数器88の対応する1つがダウンストリームP MWQ76が一杯でないことを指示している場合、この トランザクションをダウンストリームPMWQ76に送 る。QPIF86が遅延された要求を受けると、それは 20 先ず、この要求をDCQ74に送り、このトランザクシ ョンが既にアップストリームDCQ74に置かれている か否かを、そうである場合、対応する遅延された完了情 報がPCIデバイス60によって帰還されているか否か を決定する。遅延された完了情報がアップストリームD CQ74にある場合、情報はCPU58に与えられ、C のトランザクションが終了する。この要求が既に待ち行 列されているが、遅延された完了情報が帰還されていな い場合、CPU58は再試され、このトランザクション ョンが未だ待ち行列されていなく、トランザクション計 数器88の対応する1つがダウンストリームDRQ78 が一杯でないことを指示する限り、アップストリームD CQ74はトランザクションに対する完了バッファを保 存し、QPIF86はCのトランザクションをダウンス トリームDRQ78に送る。ダウンストリームQPIF 89はアップストリームQPIF86と同様に機能す る。QPIF86及び89は1996ね6月5日に出願 された米国特許出願第08/655、254号により詳 細に記載されている。

【0037】トランザクション計数器88は、アップス トリーム及びダウンストリーム待ち行列にそれぞれ待ち 行列されているトランザクションの数の計数を維持す る。ポストされたメモリ書込み (PMW) 計数器は、対 応するポストされたメモリ書込み待ち行列に保持された PMWトランザクションの数を指示する。このPMW計 数器は、PMWトランザクションが対応するPMWQに 送られる度に増分する。この計数器は、PMWサイクル が対応PCIバス上で完了される度に減分する。同様 に、遅延された要求(DR)計数器は対応する遅延され、50 ンドロビン・スキーム105において対応する状態をス

た要求待ち行列に保持されたDRトランザクションの数 を計数する。遅延された完了(DC)計数器は対応する マスタサイクルアービタにおいて待ち行列されている遅 延された完了の数を計数する。これらのトランザクショ ン計数器は、1996年6月5日に出願された米国特許 出願第08/655、254号により詳細に記載されて

【0038】 ブリッジデバイス52は、アップストリー

ムPCI インターフェースデバイス90及びダウンスト 及び遅延された要求トランザクションを実行する。QP 10 リームPCIインターフェースデバイス92を含んでい る。アップストリームPCIインターフェース90は、 ブリッジデバイス50を一次バス52上のデバイス(即 ち、CPU58及び主メモリ59)と通信せしめ、ダウ ンストリームPCIインターフェース92は、ブリッジ デバイス50を二次バス54上のデバイス(即ち、デバ イスA60及びデバイスB60)と通信せしめる。 【0039】CPUが一次バスの制御を行い且つトラン ザクションを開始する時に、アップストリームPCIイ ンターフェース90はPCIスレーブデバイスとなる。 インターフェース90はPCI命令、アドレス、及びデ ータをデータ及びアドレスラッチ94及び95にラッチ する。そしてインターフェース90はダウンストリーム PCIデバイス60及び62のどちらかがトランザクシ ョンの目標となるかを決定する。このようにするため に、インターフェースはCPU58によって与えられた メモリアドレスをブリッジデバイス50におけるゴース トベースアドレスレジスタ(ゴーストBAR)96にお けるアドレスと比較する〔ゴーストBAR96は、開始 におけるPOSTによって形成されるベースアドレスレ は一次PCIバス52上で終了する。このトランザクシ 30 ジスタ(BAR)を詮索することによって形成される。 各対のBARはPCIスロットをメモリのブロックにマ ッピングし、ゴーストBARはこれらのマッピングの複 写を含んでいる〕。

[0040] PCIインターフェース90は、CPU5 8は全てのダウンストリームトランザクションのマスタ であることを仮定する。

【0041】図4Aについても説明する。アップストリ ームサイクルアービタ100は、"レベル I" ラウンド ロビン・スキーム105を用いて、アップストリームト 40 ランザクションが一次バス52上で実行されるべき待ち 行列ブロック64又は66を選択する。アービタ(ar biter) 100は先ず、デバイスA60 (状態10 2) に対応する待ち行列ブロック64を選択する。アー ビタ100は次に、デバイスB62に対応する待ち行列 66を選択し、他の任意のPCIデバイスが二次バス5 4に接続されている場合、アービタ100は、これらの デバイスに対応する待ち行列を漸次に選択する。待ち行 列ブロック64及び66の一方が実行すべきトランザク ションを含んでいない場合、アービタ100はそのラウ キップする。選択された待ち行列ブロックからのトラン ザクションが再試される場合、アービタ100は、ラウ ンドロビン・スキーム105において次の状態に移行す る.

15

【0042】図4Bについて説明する。PCI仕様2. 1は一次及び二次バスが両方ともトランザクションを同 時に開始すると、アービタ100はダウンストリームト ランザクションに優先順位を与えなければならないこと を規定する"ブリッジインターフェース優先"規則を含 ブリッジにおいては、この要求は、ダウンストリームデ バイスがCPUがダウンストリームデバイスに読出し要 求を発行するのと同時に書込みをポストする場合にデッ ドロックに至り得る。この状態において、ブリッジ50 は、同じデバイスに対する任意の遅延された要求を完了 する前にポストされた書込みを完了し且つダウンストリ ームマスタによって同時に発行された任意のトランザク ションを完了する前にダウンストリーム読出しを完了す ることの両方を指示される。

つかの実施態様におけるアップストリームサイクルアー ビタは、この条件が生じた場合、"レベルII"調停スキ ーム108に切り替わる必要があり得る。レベルIIス キーム108において、アービタ100は、このトラン ザクションをより迅速に完了しようとして、同時に発行 されたポストされた書込みトランザクションの優先順位 を上げる(状態110)。アップストリームインターフ ェース90が、一次バス52上のポストされた書込みト ランザクションを実行することを試行した後、アービタ 還して次に実行するトランザクションを選択する。 ポス トされた書込みトランザクションが一次バス52上で首 尾良く実行しなかった場合、アービタ100は、レベル 「スキーム105からのトランザクションを選択した」 後、レベル I I 調停スキーム 108 に帰還する(即ち、 ポストされた書込みトランザクションが首尾良く完了す るまで、アービタ100はレベル11スキーム108に 継続する)。

【0044】図2について再び説明する。ダウンストリ

ームPCIインターフェース92は、幾つかの例外はあ るが、アップストリームPCIインターフェース90と 同様に作動する。第一に、アップストリームサイクルア ービタ100と異なり、ダウンストリームサイクルアー ビタ116は2レベル調停スキームを用いる必要は絶対 にない。これは、ダウンストリームPCIインターフェ ース92が、"ブリッジインターフェース優先"規則に 従わないからである。第二に、ダウンストリームインタ ーフェース92は常に、CPU58は目標デバイスであ んでいる。しかし、書込みポストを可能にする幾つかの 10 り且つPCIデバイス60又は62のどちらがマスタで あるかを決定するのにゴーストBAR96に依存する必 要がないと仮定している。その代わり、ダウンストリー ムインターフェース92はPCIアービタ114におけ るREQ及びGNTラインを監視して、二次PCIバス 54上のデバイス60及び62のどちらがマスタである かを、即ち、待ち行列ブロック64又は66のどちらが トランザクションを受けるかを決定する。

【0045】他の実施態様は、特許請求の範囲内にあ る。例えば、図5を参照すると、PCI-PCIブリッ 【0043】デッドロックが生じるのを防ぐために、幾 20 ジデバイスは、対当たり2組の単一方向待ち行列の代わ りに、各々のPCIデバイス対に対して1組の双方向ト ランザクション待ち行列120a、120bを含み得 る。本発明は又、非PCIアーキテクチャ及びPCI仕 様2. 1 a 或いはPCIブリッジ仕様1.0 に従わない PCIアーキテクチャの形で実施され得る。

【図面の簡単な説明】


【図1】図1は、コンピュータシステムのブロック図で


【図2】図2は、緩和されたトランザクション順序規則 100は図4Aの"レベル1"調停スキーム105に帰 30 を実施するブリッジによってデータバスが接続されるコ ンピュータシステムのブロック図である。


> 【図3】図3は、トランザクションの適切な順序付けを 確実にするマスタサイクルアービタのブロック図であ る.

> 【図4】図4は、図4A及び図4Bを含み、図4A及び 図4 Bは調停スキームの状態遷移図である。

> 【図5】図5は、代替ブリッジアーキテクチャのブロッ ク図である。







フロントページの続き

(71)出願人 591030868

20555 State Highway 249, Houston, Texas 77070, United States o f America

【外国語明細書】

I. Title of Invention

DELIVERING TRANSACTIONS BETWEEN DATA BUSES IN A COMPUTER SYSTEM

2. Claims

- 1. A computer system comprising:
 2 a first device on a first data bus,
 3 second and third devices on a second data bus, and
 4 a bridge device interposed between the first and
 5 second data buses and configured to complete transactions
 6 between the first device and the second device without
 7 regard to whether the transactions entered the bridge device
 8 before or after transactions between the first device and
 9 the third device.
- 2. The computer system of claim 1 wherein the 2 bridge device preserves the chronological order of the 3 transactions between the first device and the second device.
- 3. The computer system of claim 1 wherein the bridge device attempts to accelerate completion of a delayed transaction between the first device and the second device when the delayed transaction is preventing completion of another transaction between the first and second devices.
- 1 4. The computer system of claim 3 wherein the other 2 transaction comprises a downstream read transaction from a 3 CPU.
- 5. The computer system of claim 1 further
 comprising a ghost base address register that aids in
 determining which of the devices on the second data bus is
 the target of a transaction initiated by the first device.
- 1 6. The computer system of claim 1 further 2 comprising a grant signal that grants control of the second 3 data bus to either the second or third device.

- 7. The computer system of claim 6 wherein the bridge device is configured to use the grant signal to determine whether the second or third device has initiated a transaction on the second data bus.
- 8. The computer system of claim 1 wherein one of
 the data buses comprises a PCI bus.
- 9. The computer system of claim 1 wherein each of
 the data buses comprises a PCI bus.
- 10. A method for use in controlling the delivery of
 two transactions between a device on a first data bus and
 each of two other devices on a second data bus across a
 bridge device serving the data buses, the method comprising:

 storing the transactions in the bridge device, and
 delivering one of the transactions without regard to
 the chronological order in which the transactions were
 stored in the bridge device.
- 1 11. The method of claim 10 further comprising 2 thereafter delivering the other transaction.
- 1 12. The method of claim 10 further comprising
 2 preserving the chronological order of transactions to be
 3 delivered between the device on the first data bus and one
 4 of the other devices.

- 20 -

-3-

```
13. The method of claim 10 further comprising
1
  2 attempting to accelerate delivery of a delayed transaction
  3 between the device on the first data bus and one of the
  4 other devices when the delayed transaction is preventing
  5 another transaction from being delivered between the
  6 devices.
             14. The method of claim 13 wherein the other
     transaction comprises a downstream read transaction from a
     CPU.
             15. The method of claim 10 wherein one of the buses
  1
     comprises a PCI bus.
             16. The method of claim 10 wherein each of the
     buses comprises a PCI bus.
  1
             17. A computer system comprising:
             a CPU on a primary PCI bus,
             two PCI devices on a secondary PCI bus, and
             a PCI-to-PCI bridge device interposed between the
     primary and secondary buses and comprising:
                  a storage area that stores two transactions,
  7
             one to be delivered between the CPU and each of the
             PCI devices; and
                  an arbitration circuit that selects one of the
 10
             transactions for delivery without regard to the
             chronological order in which the transactions were
 11
12
             stored in the storage area.
```

-4.

1 is. The computer system of claim 17 wherein the 2 arbitration circuit is configured to select the other 3 transaction after selecting the one transaction.

19. The computer system of claim 17 wherein the
storage area comprises two queue blocks, one of which stores
transactions occurring between the CPU and one of the PCI
devices, and the other of which stores transactions
occurring between the CPU and the other PCI device.

1 20. The computer system of claim 17 wherein the 2 storage area comprises:

a first set of buffers having one buffer that stores
data flowing from the CPU to a first one of the PCI devices
and another buffer that stores data flowing from the first
FCI device to the CPU, and

a second set of buffers having one buffer that
stores data flowing from the CRU to a second one of the PCI
devices and another buffer that stores data flowing from the
second PCI device to the CPU.

21. A bridge device for delivering data transactions between devices on two data buses in a computer system, the bridge device comprising:

for each pair of devices that may transact across the bridge device, a dedicated storage area that aids in completing transactions between the devices in the pair, and

a controller that allows transactions in one dedicated storage area to be completed without regard to the completion of earlier-issued transactions in another

- 10 dedicated storage area.

1

2

3

- 22 -

- 5

- 22. The bridge device of claim 21 wherein each dedicated storage area comprises a portion dedicated to data flowing in a particular direction across the bridge device.
- 23. The bridge device of claim 22 wherein each dedicated storage area comprises another portion dedicated to data flowing in the opposite direction across the bridge device.
- 1 24. The bridge device of claim 21 wherein the 2 dedicated storage area comprises a dedicated buffer for each 3 type of transaction that may cross the bridge.
- The bridge device of claim 24 wherein the transaction types include posted writes, delayed requests, and delayed completions.

- 23 -

$oldsymbol{eta}$ Detailed Description of Invention

also incorporated by reference.

_ 25

The invention relates to delivering transactions between data buses in a computer system.

Computer systems often include one or more data 5 buses that allow components of the computer system to communicate. For example, one common type of data bus is a Peripheral Component Interface (PCI) bus, which provides a special communication protocol between the computer system's CPU/main memory and peripheral components, such as small 10 computer system interface (SCSI) devices and network interface cards (NICs). When system memory and the peripheral components (e.g., PCI devices) reside on different buses, a bridge is required to manage the flow of data transactions between the two buses. Typically, system memory and PCI devices each reside, at least indirectly, on PCI buses connected by a PCI-to-PCI bridge. PCI bus architecture is defined by the PCI Local Bus Specification, Revision 2.1 ("PCI Spec 2.1"), published in June 1995, by the PCI Special Interest Group, Portland, Oregon, 20 incorporated by reference. PCI-to-PCI bridge architecture is defined by the PCI-to-PCI Bridge Architecture Specification, Revision 1.0 ("PCI Bridge Spec 1.0"), published in April 1994, by the PCI Special Interest Group,

Under the PCI Spec 2.1 and PCI Bridge Spec 1.0 standards, PCI bridges support two types of transactions: posted transactions (including all memory write cycles), which are completed on the initiating bus before they complete on the target bus, and delayed transactions (including memory read requests and I/O and configuration

read/write requests), which are completed on the target bus before they are completed on the initiating bus. According to the PCI Spec 2.1, PCI-to-PCI bridges must strongly favor posted write transactions when determining the order in which transactions are to be performed on the target bus. The PCI Spec 2.1 requires that, in order to prevent lock-up conditions, the computer system must allow posted write cycles to bypass earlier-initiated delayed request cycles and must prevent delayed request cycles from bypassing earlier-initiated posted write cycles. This requirement holds even when a posted write transaction and a delayed request transaction occur between two different pairs of devices.

Referring to Figure 1, a typical computer system

15 includes a central processing unit (CPU) 10 and a main
memory device 12 (including a memory controller) connected
to a host bus 14. The host bus 14 communicates with a PCI
bus 16 through a host-to-PCI bridge device 18. PCI bus 16
in turn communicates with another PCI bus 19 through a PCI20 to-PCI bridge 20. PCI bus 16 is known as the "primary" PCI
bus, and PCI bus 19 is known as the "secondary" PCI bus,
because PCI bus 16 is closer hierarchically to the host bus
14 than is PCI bus 19.

Several peripheral devices, including video card 22,
25 NIC 24, and PCI option card 26, are connected to the
secondary PCI bus 19. Each device plugs in to a "slct" on
the secondary PCI bus 19. The PCI option card 26 includes a
PCI-to-PCI bridge device 28 and a PCI bus 30 of its own,
which allows additional PCI devices to plug into a single
30 slot on the secondary PCI bus 19. One or more PCI devices,
such as SCSI device 32, may reside on the PCI option card
26. The PCI option card 26 operates as a "multi-threaded"
device (i.e., a device that can maintain multiple delayed

transactions simultaneously) when more than one PCI device is connected to its local PCI bus 30.

Transactions initiated by the CPU and targeting a device on the secondary PCI bus 19 are known as "downstream" transactions, and transactions initiated by a device on the secondary bus 19 and targeting main memory 12 are known as "upstream" transactions. Transactions initiated by a device on the secondary bus 19 and targeting another device on the secondary bus 19 are known as "peer-to-peer" transactions.

10 Peer-to-peer transactions are not dealt with here.

According to PCI Spec 2.1, any posted write transaction initiated on the primary or secondary PCI bus and posted in the PCI-to-PCI bridge device 20 must be completed on the target bus before any subsequently-issued 15 transaction can be completed on the target bus. In addition, any transaction that completes on the initiating bus before a delayed read transaction is initiated on the bus must be completed on the target bus before the delayed read transaction is completed on the target bus. Likewise, any transaction that is completed on the initiating bus after a delayed read transaction completes on the initiating bus must complete after the delayed read transaction on the target bus. Therefore, a memory write transaction posted in the PCI-to-PCI bridge 20 by SCSI device 22 must be completed on the primary PCI bus 16 before a later-issued delayed read request from NIC 24 is completed, and the posted memory write transaction must invalidate prefetch data associated with any earlier-issued delayed read transactions from NIC 24 (i.e., the prefetch data must be flushed from the PCI-to-30 PCI bridge 20 when the memory write transaction is posted).

78.

In one aspect, the invention features a computer system having a first device on a first data bus, second and third devices on a second data bus, and a bridge device 5 interposed between the first and second data buses and configured to complete transactions between the first device and the second device without regard to whether the transactions entered the bridge device before or after transactions between the first device and the third device.

10

Embodiments of the ivention may include one or more of the following features. The bridge device may preserve the chronological order of the transactions between the first device and the second device. The bridge device may attempt to accelerate completion of a delayed transaction 15 between the first device and the second device when the delayed transaction is preventing completion of another transaction (e.g., a downstream read transaction from the CPU) between the first and second devices. The computer system may include a ghost base address register that aids in determining which of the devices on the second data bus is the target of a transaction initiated by the first device. The computer system also may include a grant signal that grants control of the second data bus to either the second or third device, and the bridge device may be 25 configured to use the grant signal to determine whether the . second or third device has initiated a transaction on the second data bus. One or both of the data buses may be a PCI

In another aspect, the invention features a method for use in controlling the delivery of two transactions between a device on a first data bus and each of two other devices on a second data bus across a bridge device serving the data buses. The transactions first are stored in the

- 4 -

bridge device, and then one of the transactions is delivered without regard to the chronological order in which the transactions were stored in the bridge device. The other transaction then may be delivered.

5 Embodiments of the invention may include one or more of the following features. The chronological order of transactions to be delivered between the device on the first data bus and one of the other devices may be preserved. Delivery of a delayed transaction between the device on the first data bus and one of the other devices may be accelerated when the delayed transaction is preventing another transaction (e.g., a downstream read transaction from the CPU) from being delivered between the devices. One or both of the buses may be a PCI bus.

In another aspect, the invention features a computer—
system having a CPU on a primary PCI bus, two PCI devices on
a secondary PCI bus, and a PCI-to-PCI bridge device
interposed between the primary and secondary buses. The
bridge device includes a storage area that stores two
transactions, one of which is to be delivered between the
CPU and each of the PCI devices, and an arbitration circuit
that selects one of the transactions for delivery without
regard to the chronological order in which the transactions
were stored in the storage area.

25 Embodiments of the invention may include one or more of the following features. The arbitration circuit may be configured to select the other transaction after selecting the one transaction. The storage area may include two queue blocks, one of which stores transactions occurring between the CPU and one of the PCI devices, and the other of which stores transactions occurring between the CPU and the other PCI device. The storage area may include a first set of buffers having one buffer that stores data flowing from the

CPU to a first one of the PCI devices and another buffer that stores data flowing from the first PCI device to the CPU. The storage area also may include a second set of buffers having one buffer that stores data flowing from the 5 CPU to a second one of the PCI devices and another buffer that stores data flowing from the second PCI device to the

In another aspect, the invention features a bridge device for delivering data transactions between devices on two data buses in a computer system. For each pair of devices that may transact across the bridge device, the bridge device includes a dedicated storage area that aids in completing transactions between the devices in the pair. The bridge device also includes a controller that allows transactions in one dedicated storage area to be completed without regard to the completion of earlier-issued transactions in another dedicated storage area.

Embodiments of the invention may include one or more of the following features. Each dedicated storage area may include a portion dedicated to data flowing in a particular direction across the bridge device, and it also may include another portion dedicated to data flowing in the opposite direction across the bridge device. The dedicated storage area may include a dedicated buffer for each type of transaction that may cross the bridge. The transaction types may include posted writes, delayed requests, and delayed completions.

Among the advantages of the embodiments of the invention are the following. Transaction ordering rules may be relaxed so that transactions between two devices are ordered strictly only with respect to other transactions between the same two devices. For example, in a delayed transaction architecture, a delayed read transaction between

a CPU and a first PCI device may be completed before an earlier-issued posted write transaction between the CPU and another PCI device. In addition, prefetch data associated with an earlier-issued delayed read transaction between the CPU and the first PCI device need not be invalidated when the write transaction between the CPU and the other PCI device is posted. Therefore, computer systems relying on PCI bridges may operate more efficiently since data delivered during delayed transactions is not discarded as frequently.

Other features and advantages will become apparent from the following description and from the claims.

Description of Specific Preferred Embodiments of the Invention

Referring to Figure 2, a computer system 50 includes_
25 a PCI-to-PCI bridge device 50 (PPB or "bridge") connecting
primary and secondary PCI buses 52 and 54, respectively,
that follows relaxed transaction ordering rules. In
particular, the bridge 50 operates such that transactions
between CPU 58 and PCI device 60 ("Device A") are ordered
30 only with respect to other transactions between these two
devices, without regard to the chronological relationship

between these transactions and transactions occurring between CPU 58 and PCI device 62 ("Device B").

The bridge 50 achieves relaxed transaction ordering by maintaining two identical sets of buffers 64 and 66, or 5 "queue blocks," for each PCI device "pair" that may transact across the bridge 50. For example, queue block 64 temporarily stores transactions occurring between CPU 58 and Device A 60, while queue block 66 temporarily stores transactions occurring between CPU 58 and Device B 62. The bridge 50 will include an additional queue block for every other PCI device on the secondary PCI bus 54. The bridge device 50 treats CPU 58 and memory 59 as a single device on the primary PCI bus 52. The buffers in the queue blocks 64 and 66 need not be permanently assigned to the secondary PCI slots, but instead may be dynamically assigned, e.g., at system start-up.

Each queue block 64 and 66 manages transactions flowing between the primary PCI bus 52 and the devices 60 and 62 on the secondary PCI bus 54. The queue blocks 64 and 20 66 are similar, so only queue block 64 is described below. Queue block 66 (and any other queue blocks that may be in the bridge device 52) function similarly. Each queue block resembles the queue block shown and described in U.S. patent application 08/655,254, filed June 5, 1996, by John MacLaren 25 and Alan Goodrum and incorporated by reference in its entirety.

Each queue block 64 contains three upstream queues 70, 72, and 74, which store information flowing upstream (i.e., from the corresponding PCI device 60 on the secondary PCI bus 54 to the CPU 58), and three downstream queues 76, 78, and 80, which store information flowing downstream (i.e., from the CPU 58 to the corresponding PCI device 60). The queue block 64 also includes two cycle arbiters 82 and

شن المسلالية بلايد

84 and two queue block-to-PCI (QPIF) interfaces 86 and 89, which govern the flow of information out of either the upstream or downstream queues, as described below.

The first downstream queue, a posted memory write queue 76, stores posted memory write cycles issued by the CPU 58 on the primary bus 52 along with all information required to execute each cycle on the secondary bus 54. The PMWQ 76 has four transaction buffers, each of which holds one posted memory write transaction containing up to eight cache lines (256 bytes) of data. The upstream PMWQ 70 stores posted memory write cycles issued by PCI device 60 on the secondary bus 54 and functions similarly to the downstream PMWQ 76. The PMWQs 70 and 76 are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

The second downstream queue, a delayed request queue (DRQ) 78, stores delayed request transactions (i.e., delayed read requests (DRR), such as memory read (MR), memory read line (MRL), and memory read multiple (MRM) requests; and input/output (I/O) read/writes and configuration (config) read/writes) issued by the CPU 58 on the primary bus 52, along with all information required to execute each transaction on the secondary bus 54. The DRQ 78 has three transaction buffers, each of which is capable of holding one double-word, or "dword," of data for delayed writes. Likewise, the upstream DRQ 72 stores delayed request transactions issued by PCI device 60 on the secondary bus 64 and functions similarly to the downstream DRQ 78. The DRQs 72 and 78 are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

The third downstream queue, a delayed completion queue (DCQ) 80, stores delayed completion information provided by the CPU 58 in response to delayed request

9 .

transactions generated by PCI device 60. For a delayed read request, the corresponding completion information contains the read data requested by the initiating device and the read status (i.e., an indication of whether a parity error 5 or target abort occurred). The delayed completion information returned for a delayed write transaction is the same as that returned for a delayed read request, except that no data is returned for delayed writes.

The DCQ 80 has eight completion buffers, each of 10 which can hold up to eight cache lines of completion information for a single delayed request. In addition to the completion information, each completion buffer also stores a copy of the delayed request that generated the information. This copy of the delayed request is used to determine when a subsequent request by the issuing PCI device is a retry of the stored request. If a subsequent request matches the stored request and the completion buffer contains the requested data, the DCQ 80 provides the completion data to the requesting device.

Similarly, the upstream DCQ 74 stores delayed completion information provided by PCI device 60 in response to delayed requests from the CPU 58. Because I/O and config read/writes occur only on the downstream bus, only the upstream DCQ 74 may contain delayed completion information 25 corresponding to one of these transactions.

20

If one of the DCQs 74 or 80 determines that one of its buffers contains data intended for a requesting device but different than the data requested in the current transaction, the buffer may be flushed to prevent the requesting master from receiving stale data. The buffer is flushed when it contains prefetch data (i.e., data left in the buffer after the requesting device has retrieved some of the data, or data that was not specifically requested by the

device), but is not flushed when it contains completion data (i.e., data specifically requested by a device that has not yet returned to retrieve it). If the buffer contains completion data and the requesting device has issued a 5 request that does not "hit" the buffer, the DCQ 144 tags the device as a "multi-threaded" device (i.e., one that is capable of maintaining more than one transaction at once) and allocates another completion buffer for the new request.

Each buffer in the DCQs 74 and 80 progresses through several states as data passes through. The buffer is in an "empty" state when it contains no data, a "complete" state when it contains data specifically requested by the initiating device, and a "prefetch" state when it contains data that was not specifically requested but was prefetched 15 by the bridge device 52 (e.g., after the initiating device retrieved all requested data from the buffer and kept its "frame " signal asserted, indicating that it wanted more data). The DCQs 74 and 80 are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

20

Each master cycle arbiter (MCA) 82 and 84 in the queue block 64 maintains ordering constraints between posted memory write, delayed request, and delayed completion transactions in either the downstream queues or the upstream queues. The relaxed ordering constraints are similar to 25 those set forth in the PCI Bridge Architecture Specification, Version 2.1, except that strict ordering is maintained only between transactions involving the same pair of devices (i.e., transactions between the CPU 58 and PCI device 60 are ordered only with respect to other 30 transactions between those two devices). These ordering constraints require that bus cycles maintain strong write ordering and that deadlocks do not occur. Therefore, each

- 11 -

MCA 82 or 84 determines the order in which posted memory

-/2-

write transactions in the corresponding PMWQ 70 or 76 and delayed request transactions in the corresponding DRQ 72 or 78 are run on the corresponding PCI bus 52 or 54. Each MCA 82 or 84 also controls the availability of delayed completion information stored in the corresponding DCQ 74 or 80. To ensure compliance with these rules, the downstream MCA 84 gives each posted memory write cycle an opportunity to bypass earlier-issued delayed request cycles, while both the downstream and the upstream MCAs 84 and 82, respectively, do not allow delayed request and delayed completion cycles to bypass earlier-issued posted memory write cycles.

Referring also to Figure 3, each MCA 82 or 84 uses two transaction queues, a transaction run queue (TRQ) (or transaction execution queue) 200 and a transaction order queue (TOQ) 202, to manage cycles enqueued in the corresponding PMWQ, DRQ, and DCQ. An MCA control block 204 receives transactions from the PMWQ, DRQ, and DCQ and outputs run commands. The transactions are moved into and out of the TRQ 200 and TOQ 202 by a TRQ control block 206 and a TOQ control block 208, respectively.

The TRQ 200 is the queue from which the MCA determines the transaction execution order. Transactions in the TRQ 200 can be executed in any order without violating the transaction ordering rules, but once a posted memory write cycle is placed in the TRQ 200, no other cycle can be placed in the TRQ 200 until the posted memory write is removed. Transactions in the TRQ 200 are tried in circular order and generally are completed in the order in which they were received. However, if a transaction in the TRQ 200 is retried on the PCI bus, the MCA 82 or 84 may select the next transaction in the TRQ 200 to be tried on the PCI bus. Delayed completion transactions are never placed in the TRQ

. - 12 -

-18-

200 because they are slave cycles rather than master cycles. Furthermore, because delayed completion information may be made available to the requesting device as soon as it enters the DCQ if no posted memory write cycles are pending in the PMWQ, delayed completion transactions are placed in the TOQ 202 only when a posted memory write cycle is pending in the TRO 200.

The TRQ 200 is a circular queue that holds up to four transactions at once. Because the MCA always must be able to run at least one posted memory write transaction to preserve the required ordering constraints, the TRQ 200 never can hold more than three delayed request transactions at once. Furthermore, the TRQ can hold only one posted write transaction at a time because posted writes cannot be passed by any later-initiated transaction, including other posted writes.

The TOQ 202 is a first-in-first-out (FIFO) queue that retains the historical order of transactions received by the bridge after a posted memory write transaction is placed in the TRQ 200. Because all transactions must wait for earlier-issued posted memory writes to run, all transactions including posted memory write, delayed request, and delayed completion transactions, are placed in the TOQ 202 when a posted memory write is enqueued in the TRQ 200. 25 Transactions in the TOQ 202 must remain in the TOQ 202 until the posted memory write transaction is removed from the TRQ 200. The TOQ 202 can hold up to three posted memory write transactions (the fourth will be stored in the TRQ 200), three delayed request transactions, and four delayed 30 completion transactions. The MCAs 82 and 84, including TRQ 200, TOQ 202, and control blocks 204, 206, and 208 are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

-19-

An upstream queue-to-PCI interface (QPIF) 85 manages transactions flowing from the upstream queues 70, 72, and 74 to the primary PCI bus 52, and from the primary PCI bus 52 to the downstream DCQ 80. The QPIF 86 enters a "master"

5 mode to run posted memory write and delayed request transactions from the PMWQ 70 and the DRQ 72 on the primary bus 52. The QPIF 86 enters a "slave" mode to provide data from the upstream DCQ 74 to the CPU 58 or to send transactions from the primary PCI bus 52 to the downstream 10 DCQ 80.

When the QPIP 86 receives a posted write transaction from the bus 52 it forwards the transaction to the downstream PMWQ 76 if a corresponding one of a group of transaction counters $\theta\theta$ indicates that the downstream PMWQ 15 76 is not full. When the QPIF 86 receives a delayed request, it first forwards the request to the DCQ 74 to determine whether the transaction already has been placed in the upstream DCQ 74 and, if so, whether the corresponding delayed completion information has been returned by PCI device 60. If the delayed completion information is in the upstream DCG 74, the information is provided to the CPU 58 and the transaction is terminated. If the request already is enqueued but the delayed completion information has not been returned, the CPU 58 is retried and the transaction is 25 terminated on the primary PCI bus 52. If the transaction is not yet enqueued, the upstream DCQ 74 reserves a completion buffer for the transaction and the QPIF 86 forwards the transaction to the downstream DRQ 78, as long as the corresponding one of the transaction counters 88 indicates that the downstream DRQ 78 is not full. The downstream QPIF 89 functions similarly to the upstream QPIF 86. The QPIFs 86 and 89 are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

-20-

The transaction counters 88 maintain a count of the number of transactions enqueued in the upstream and downstream queues, respectively. A posted memory write (PMW) counter indicates the number of PMW transactions held in the corresponding posted memory write queue. The PMW counter is incremented each time a PMW transaction is sent to the corresponding PMWQ. The counter is decremented each time a PMW cycle has been completed on the corresponding PCI bus. Likewise, a delayed request (DR) counter counts the number of DR transactions held in the corresponding delayed request queue. A delayed completion (DC) counter counts the number of delayed completions that are enqueued in the corresponding master cycle arbiter. The transaction counters are described in more detail in U.S. patent application 08/655,254, filed June 5, 1996.

The bridge device 52 includes upstream and downstream PCI interface devices 90 and 92, respectively. The upstream PCI interface 90 allows the bridge device 50 to communicate with the devices (i.e., the CPU 58 and main memory 59) on the primary bus 52, and the downstream PCI interface 92 allows the bridge device 50 to communicate with the devices (i.e., Device A 60 and Device B 62) on the secondary bus 54.

When the CPU takes control of the primary bus and initiates a transaction, the upstream PCI interface 90 becomes a PCI slave device. The interface 90 latches the PCI command, address, and data in data and address latches 94 and 95. The interface 90 then determines which of the downstream PCI devices 60 and 62 is the target of the 130 transaction. To do so, the interface compares the memory address provided by the CPU 58 to the addresses in ghost base address registers (Ghost BARs) 96 in the bridge device 50. (The Ghost BARs 96 are created by snooping the base

ーユノー

address registers (BARs) created by POST at start-up. Each pair of BARs maps a PCI slot to a block of memory, and the Ghost BARs contain copies of these mappings.) The PCI interface 90 assumes that the CPU 58 is the master of all downstream transactions.

Referring also to Figure 4A, an upstream cycle arbiter 100 uses a "Level I" round robin scheme 105 to select the queue block 64 or 66 from which an upstream transaction should be run on the primary bus 52. The 10 arbiter 100 first selects the queue block 64 corresponding to Device A 60 (state 102). The arbiter 100 then selects the queue 66 corresponding to Device B 62, and if any other PCI devices are connected to the secondary bus 54, the arbiter 100 progressively selects the queues corresponding to those devices. If one of the queue blocks 64 and 66 does not contain a transaction to run, the arbiter 100 skips the corresponding state in its round robin scheme 105. If the transaction from the selected queue block is retried, the arbiter 100 moves to the next state in the round robin scheme 105.

Referring to Figure 4B, the PCI Spec 2.1 contains a "bridge interface priority" rule providing that when both the primary and secondary buses initiate a transaction simultaneously, the arbiter 100 must give priority to the downstream transaction. But in some bridges that allow write posting, this requirement may lead to a deadlock if a downstream device posts a write at the same time that the CPU issues a read request to the downstream device. In this situation, the bridge 50 would be instructed both to complete the posted write before completing any delayed requests for the same device and to complete the downstream read before completing any transactions issued simultaneously by a downstream master.

- 22 ~

To prevent a deadlock from occurring, the upstream cycle arbiter in some embodiments may need to switch to a "Level II" arbitration scheme 108 if this condition occurs. In the Level II scheme 108, the arbiter 100 elevates the priority of the simultaneously-issued posted write transaction in an attempt to complete the transaction more quickly (state 110). After the upstream interface 90 tries to run the posted write transaction on the primary bus 52, the arbiter 100 returns to the "Level I" arbitration scheme 10 105 of Figure 4A to select the next transaction to run. If the posted write transaction did not run successfully on the primary bus 52, the arbiter 100 returns to the Level II arbitration scheme 108 after selecting a transaction from the Level I scheme 105 (i.e., the arbiter 100 continues in 15 the Level II scheme 108 until the posted write transaction successfully completes).

Referring again to Figure 2, the downstream PCI interface 92 operates similarly to the upstream PCI interface 90, with a few exceptions. First, unlike the upstream cycle arbiter 100, the downstream cycle arbiter 116 never will need to use a two-level arbitration scheme, because the downstream PCI interface 92 is not subject to the "bridge interface priority" rule. Second, the downstream interface 92 always assumes that the CPU 58 is the target device and does not need to rely on the Ghost EARs 96 to determine which PCI device 60 or 62 is the master. Instead, the downstream interface 92 monitors the REQ and GNT lines in the PCI arbiter 114 to determine which of the devices 60 and 62 on the secondary PCI bus 54 is the master and therefore which queue block 64 or 66 should receive the transaction.

Other embodiments are within the scope of the following claims. For example, referring to Figure 5, the

Samuel Liberth and

~ ≥კ~

PCI-to-PCI bridge device may include a set of bidirectional transaction queues 120a, 120b for each PCI device pair instead of two sets of unidirectional queues per pair. The invention also may be implemented in non-PCI architectures and in PCI-architectures that do not follow PCI Spec. 2.1 or PCI Bridge Spec. 1.0.

4 Brief Description of Drawings


Figure 1 is a block diagram of a computer system.

Figure 2 is a block diagram of a computer system in which data buses are connected by a bridge that implements relaxed transaction ordering rules.


Figure 3 is a block diagram of a master cycle arbiter that assures proper ordering of transactions.

Figure 4 includes figures 4A and 4B, figures 4A and 4B are state transiton diagrams of an arbitration sheme.


Figure 5 is a block diagram of an alternative bridge architecture.





- 2 -




- } -









1 Abstract

A bridge device for delivering data transactions between devices on two data buses in a computer system includes, for each pair of devices that may transact across the bridge device, a dedicated storage area that aids in completing transactions between the devices in the pair. The bridge device also includes a controller that allows transactions in one dedicated storage area to be completed without regard to the completion of earlier-issued transactions in another dedicated storage area.

2 Representative Drawing

Fis. 1.

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

a Likaina

【発行日】平成17年8月4日(2005.8.4)

【公開番号】特開平10-301893

【公開日】平成10年11月13日(1998.11.13)

【出願番号】特願平9-370468

【国際特許分類第7版】

G 0 6 F 13/36

[F I]

G 0 6 F 13/36 3 1 0 F G 0 6 F 13/36 3 1 0 C

【手続補正書】

【提出日】平成16年12月27日(2004.12.27)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

・2つのデータバスであって、一方のデータバスは、該データバスの1つを介して少なくとも1つの他のデータ処理デバイスにデータ書き込み又はデータを読出す要求を、少なくとも1つのデータ処理デバイスから受け取るように構成された該2つのデータバスと、

該要求を該データバスの1つに配置するようにしているデータ処理デバイスに許可信号 を発生する調停デバイスと、

該データバス間に挿入されたブリッジデバイスであって、順序スキームを実行するように構成され、該順序スキームは該ブリッジデバイスに、書き込み要求および次の要求をその順序で1つのデータバスから受け取り、そして次の要求および書き込み要求をその順序で他のデータバスに送る、該ブリッジデバイスと、

を備え、該ブリッジデバイスが、どのデータデバイスが該データバスに要求を配置した かを決定するために許可信号を使用するように構成されたコンピュータシステム。

【請求項2】

前記順序スキームが前記ブリッジデバイスに、前記1つのデータバスが1つのデータ処理デバイスから両方の要求を受け取った場合だけ、前記書き込み要求の送達前に、次の要求の送達を可能にすることを特徴とする請求項1のコンピュータシステム。

【請求項3】

前記順序スキームが前記ブリッジデバイスに、前記書き込み要求が前記次の要求の送達 を妨げている時に、該書き込み要求の送達を加速する試みを可能にすることを特徴とする 請求項1のコンピュータシステム。

【請求項4】

前記次の要求がCPUからのダウンストリーム読出し要求を含むことを特徴とする請求項3のコンピュータシステム。

【請求項5】

そこから読み出され、また、そこへ書き込みされる前記他のデータバスにおけるデータ処理デバイスを示す情報を含むゴーストベースアドレスレジスタを更に備えた請求項1のコンピュータシステム。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

·
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.